芯片验证自学网芯片验证自学网芯片验证自学网

标签:possible zero delay loop

systemverilog

possible zero delay

问题描述:出现下面warning,仿真卡死,一直不动原因:是因为rtl写得时候,出现了零延迟,导致仿真一直卡死。举个例子:对于这样零延时的组合逻辑,在仿真的时候...

阅读(162)