芯片验证自学网芯片验证自学网芯片验证自学网

SystemVerilog中 if...else 和 assertion 的区别